Japanese writer and publicist based in Eindhoven, The Netherlands
アイントホーフェン工科大学・電気工学科の焦雨清（ジャオ・ユーチン）准教授 (写真：TU/e)
AI技術が進歩する中、データセンターでサーバからサーバに転送されるデータ量はかつてないほど増大し、それを処理するために半導体は進化の一途をたどっています。これをさらに高速でエネルギー効率の高いものにするには、半導体デバイスをより小さくする必要がありますが、現在はそれも物理的な限界に近づいています。
将来のチップの小型化、高速化、省エネ化を進めるためには、チップ内のデータ転送・処理の方法を見直す必要があります。その有望な技術として注目されているのが「フォトニックチップ（PIC）」です。電子に加えて光子を使うチップで、従来の電子チップの限界を突破する技術として期待されています。
オランダ・ブラバント州を拠点とするアイントホーフェン工科大学（TU/e）では、過去20年以上、リン化インジウム（InP）という材料を使ったPICの研究が進められてきました。この研究に基づき、すでに「SMART Photonics」というInPベースのPICの製造業者（ファウンドリ）も生まれています。しかし、TU/eではさらに10〜15年先の将来を見据えた次世代チップ技術に取り組んでいます。
どのような研究なのか、電気工学科の焦雨清（ジャオ・ユーチン）准教授に話を聞きました。
光チップをさらに小さく、速く、省エネに
アイントホーフェン工科大学（TU/e）が取り組むPICは、リン化インジウム（InP）を使っています。光スイッチなどの「光受動部品」に加え、レーザーなどの「光能動部品」を作ることができる点が、シリコン（Si）やシリコンナイトライド（SiN）といった素材を使うものと異なる点です。InPを使えば、すべての光子機能をひとつのチップに統合できるので、光のロスが少なく、より性能が上がる上にコストが下がるという利点があります。
InPベースのPICはすでに、データ・通信業界で利用されており、現在ではニューロモルフィック計算（脳の神経細胞であるニューロンを模したコンピューティング技術）やAIトレーニング、LiDAR（ライダー：レーザー光を使って物体までの距離や周囲の環境を高精度に測定する技術）などのリモートセンシングといった新市場にも進出しています。
このようなアプリケーションへのPICの利用はまだ成熟していませんが、近年はインテルやTSMC（台湾積体電路製造）など、半導体大手もPICチップを自社の製造フローの一部に取り入れ始めています。
アイントホーフェン工科大学で製造されたPICのウエハ。焦氏の研究はチップ単位ではなく、ウエハ単位で行われている。（写真：TU/e）
焦雨清・准教授の研究は、InPベースのPICにおいて最先端を行くものです。
「どうすれば、今のPICの密度を100〜1000倍に高めて、より小さく、より高速で、よりエネルギー効率のいいものにできるだろうか？私たちはそれを実現するために全く新しいPICの設計と、その製造プロセス技術の開発を研究しています」と、焦氏は説明します。
PICの密度を高めるためのカギとなるのは、ダイオード（電気の流れを一方通行にする部品）の設計です。これは異なる厚さの異なる半導体材料を重ねることによってつくられます。
「ダイオードをより小さく圧縮しつつも、すべての光子を封じ込め、電子が通るようにしなければなりません。そのためには、極めて小さな構造内で光子と電子がどのように相互作用するかついて、新たな研究と最適化が必要です」。
焦氏と共同研究者たちは最近の実験で、フォトニックデバイスの速度を100GHz超まで高めるという、複数の新記録を達成しました。これは、現在商業化されている通信システムの約2倍の速度だといいます。
３Dインテグレーション：エレクトロニクスとフォトニクスの組み合わせと融合
InPベースのPICのみならず、焦氏はPICと電気集積回路（EIC）を立体的に組み合わせる技術にも取り組んでいます。
「InPやSiといった異なる材料と、エレクトロニクスとフォトニクスという異なる機能を組み合わせてひとつのチップに統合する『ヘテロジニアス（異種機能材料）統合技術』です。私たちは、同一ウエハ上で、電子回路の上にPICを重ねる３D統合を試みています」と、焦氏は説明します。
エレクトロニクスとフォトニクスを組み合わせてひとつのチップに統合するヘテロジニアス集積回路（画像：TU/e）
従来のチップのパッケージでは、PICとEICチップが横に並んでいて、それを数ミリメートルのワイヤで接続する必要がありましたが、３D統合すれば、２つのチップがひとつに重なるため、ワイヤは百分の一の10マイクロメートルまで短くなり、信号の遅延が減少し、性能が大幅に高まります。
「チップの性能の主なボトルネックは、パッケージ内で使われるワイヤにあります。どんなに素晴らしいチップを作っても、ワイヤがそのパフォーマンスを制限してしまいます。だから、このボトルネックを解消することで、チップが持つ本当の性能を発揮できるようになるのです」。
エレクトロニクスとフォトニクスの３D統合は、コストダウンにも繋がります。
「例えば、AIをトレーニングするためのデータセンターは膨大なデータの伝送が必要で、伝送だけで電気代は全体の約半分を占めています。しかし、光を伝送するフォトニクスと計算を行うエレクトロニクスを近づければ、チップの相互接続におけるエネルギーのムダが大幅に減り、そのための電気代も削減できます。もちろん、チップの性能の向上により、新しいアプリケーションに道を開くことになります。この技術の開発は、経済的にも社会的にも非常に有益なのです」（焦氏）
前人未踏の領域へ、日本との共同研究も
焦氏の研究は複雑で、電子工学とフォトニクス両方の知識のほか、半導体ナノテクノロジーへの深い理解を必要とします。２つの異なる材料を組み合わせる難しさについて、焦氏は説明します。
「異なる材料を組み合わせる力は絶大です。しかし、素材同士は直接的に相性がいいとは限らず、製造過程や使用段階で異なる性質を示すこともあります。３D統合した後も、電子と光子がそれぞれ損なわれず、統合前と同じように機能するようにするのは、非常に難しい課題ですが、最近技術的なブレークスルーがあり、この３D統合が可能だということが分かりました。次のステップは、この２つがシームレスに機能するようなデザイン手法を考案することです」。
現在はInPベースのPICとヘテロジニアス統合技術が焦氏の主な研究対象となっていますが、この２つの研究に加え、高性能エレクトロニクスが３つめのテーマになるといいます。エレクトロニクスはヘテロジニアスインテグレーションの一翼を担う、重要な要素です。エレクトロニクスの主流はSiをベースにしていますが、焦氏が研究するInP材料は、エレクトロニクスの性能を引き出し、速度を10倍以上に向上させる可能性があります。
「エレクトロニクスとフォトニクスの真の３D統合は、かつて誰も達成したことがないので、学べる文献も限られています。私たちはパイオニアです。何代もの博士課程の学生と研究し、一歩一歩学ぶプロセスですね」と、焦氏は述べました。
TU/eのキャンパス内にあるクリーンルーム「Nano Lab」（写真：TU/e）
この研究を進めるにあたり、焦氏は関連企業やほかの大学との共同研究も視野に入れています。特に、半導体産業が復興している日本で、企業や大学と積極的に情報交換をしていきたい考えです。
「日本の大学の研究者の間では、ひとつのテクノロジーに関して完璧なレベルにまでとことん突き詰めるスタイルが見られます。オランダでは、そういう研究スタイルはあまり見られないので、両者を合わせて共同研究する価値があると思います。日本の産業がなにを目指しているのかにも非常に興味があります。産業レベルでも協力の機会を探っています」。
これまで誰も歩んだことのない道を通って、未来をつくり出す焦氏の挑戦は、国内外の研究者を巻き込みながら、これからも一歩ずつ前進していくことでしょう。
連絡先：Eindhoven University of Technology 焦雨清・准教授
https://www.tue.nl/en/research/researchers/yuqing-jiao